Photo: Forward Thinking

2017年がムーアの法則の終焉とするタイトルの記事を書いたが、いよいよ2016年に公式にムーアの法則が終わりを告げる。1年早まったということになる（M.Mitchell Waldrop, More than Moore, Nature 530 145 (2016)）。インテルの保守化は2012年に新たな22nmスケールに3Dトランジスタという新しい技術を持ち込みながら、市場としてハイブリッド機器が次世代チップ設計のポイントになると発表した時にすでに顕在化していた。

ハイブリッドという意味はこれまではPC、タブレット、スマホというようにカテゴライズされていた電子機器を、例えば1台のウルトラブックPCがタブレットとして使えるような多機能電子機器の市場が残されているという意味。インテルは需要の残された市場に向けて32nmスケールのプロセッサに代わり22nmプロセッサを供給するとした。

インテルはマイクロプロセッサの将来市場としてクラウド、データセンター、PC、携帯端末とそれ以外の機器への「組み込み市場」への取り組む。一般的には22nmプロセスまでは従来のプレーナ型トランジスタで済ませられるが、その先は発熱（電力密度）の点で困難となる。そこで14nmに対応するためにインテルは22nmプロセッサから「トライゲート」と呼ばれる縦型に配置した3Dトランジスタ技術（注1）を持ち込んだ。

（注1）従来のプレーナー型トランジスタを縦にしただけなのでスタックしていくという意味の3Dとは異なる。他メーカーも追随してメモリを3D化しつつあるがこちらは積み重ねが可能な3Dとなる。トンネル電流を減らすためにHigh-k材料を使う研究が世界中の半導体メーカーが行われインテルもプロセッサみ応用したがうまくいかなかった。インテルは他メーカーより1-2世代先の技術を投入するが全てが成功しているわけではない。

3Dトランジスタのメリットはリーク電流を減らすことができしきい電圧を下げることができるため動作電圧が20%下がりオン電力が50%低減できること。しかし現在の14nmプロセス以降は従来の延長では済まない。ムーアの法則を微細化で実現しようとすれば2020年には2-3nmスケールとなり、量子力学的にトランンジスタ機能も信頼性がなくなる。電子の持つ「不確定性」のためである。

これまで半導体関連企業がスケーリング則の変遷をロードマップという形で世界基準に作り上げてきたが、王者インテルも含めて破綻を認識せざるを得なくなった。これまでにも電力密度の壁があった。その時にはマルチコアで挑み克服したがマルチプロセッサも8を超えると並列処理アルゴリズムの負荷が大きくなり逆効果となる。シリコン以外の物質を探す努力もしたがシリコンをしのぐ物質は見つかっていない。

それでもグラフェンやカーボンナノチューブを用いる研究が継続されていて何らかの進展は期待される。また一部には量子計算チップも市販されているが汎用プロセッサ向きではない。超伝導素子やスピントロニクスなど次世代デバイスが進められているが、14nmの次を置き換えるには進展が遅すぎる。

このためムーアの法則は2016年に終焉を迎えることとなった。1970年代から 破竹の勢いで王者に君臨してきたインテル。その共同創立者であるゴードン・ムーアはムーアの法則が成り立っている最中に次のようなコメントを残した。”No exponentiall law is forever”。かくして2年ごとにトランンジスタ数が2倍になるという法則が消えることとなった。

考えてみればムーアの法則を合言葉にメーカーがカルテル化して一種の談合で市場をコントロールし利益をむさぼった時代の終焉でもあった。単純すぎたルールの縛りを逃れて人類は真に役立つ（メーカー主導でない）機器と使いかたの自由を手にしたのかもしれない。解約すると罰金を支払う携帯キャリアの「2年縛り」もムーアの法則に従っているとすれば消えていくしかないだろう。そのことで自由が手に入るとしたら素晴らしい。